# PATENT ABSTRACTS OF JAPAN

(11)Publication number :

10-228387

(43)Date of publication of application: 25.08.1998

(51)Int CI

GOSF 9/46 G06F 11/30 GO6F 15/16

(21)Application number: 09-030061

(71)Applicant: HITACHI LTD

(22)Date of filing: (72)Inventor: KASAHARA TAKAYASU 14 02 1997


NAKANO TOSHIHIKO

# (54) SPECIFICATION VERIFICATION SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce calculation volume required for judging whether a program synthesized from program components generates dead lock or not even when the program is used for parallel processing.

SOLUTION: In Step 1-1, the expression of a process to be analyzed at its dead lock is inputted, and in Step 1-2, syntax analysis for the process expression is executed, the process is decomposed up to kernel processes while grouping the events as a shared event to prepare a block diagram of processes. In Step 1-3, 1-4, the state transition diagram of a synthetic process is prepared from the process block diagram in a bottom up state, and in Step 1-5, dead lock is judged based on the generated state transition diagram of the synthetic process.



# (11)特許出願公開番号

# 特開平10-228387

(43)公開日 平成10年(1998) 8月25日

| (51) Int.Cl.6 | 徽別記号  | FΙ        |      |
|---------------|-------|-----------|------|
| G06F 9/46     | 3 4 0 | G06F 9/46 | 340G |
| 11/30         | 305   | 11/30     | 305G |
| 15/16         | 470   | 15/16     | 470A |

# 審査請求 未請求 請求項の数4 OL (全 10 頁)


|          |                 |                   | ,             |
|----------|-----------------|-------------------|---------------|
| (21)出願番号 | 特顧平9-30061      | (71)出版人 000005108 |               |
|          |                 | 株式会社日立製作所         |               |
| (22)出順日  | 平成9年(1997)2月14日 | 東京都千代田区神田駿河台四丁目   | 6 賽嫩          |
|          |                 | (72)発明者 笠原 孝保     | 目2番1号 株養開発本部内 |
|          |                 | 茨城県日立市大みか町七丁目2番   |               |
|          |                 |                   |               |
|          |                 | 式会社日立製作所電力・電機開発   |               |
|          |                 | (72)発明者 中野 利彦     |               |
|          |                 | 茨城県日立市大みか町五丁目2番   | 1号 株          |
|          |                 | 式会社日立製作所大みか工場内    |               |
|          |                 | (74)代理人 弁理士 小川 勝男 |               |
|          |                 |                   |               |
|          |                 |                   |               |
|          |                 |                   |               |

# (54) 【発明の名称】 仕様検証方式

### (57)【要約】

【課題】 部品化されたプログラムが合成されて、並列処理に用いられてもデッドロックをおこさないかどうかの 判定に要する計算量を削減する。

【解決手段】Step1-1ではデットロックの解析対象の プロセスの式を入力しStep1-2でプロセスの式を構文 解析し共有事象に事象をグループ化しながら核プロセス になるまで分解し、プロセスの構造図を作成する。Step 1-3,4でプロセス構造図からボトムアップに合成プ ロセスの状態遷移図を作成し、Step1-5で生成した合 成プロセスの状態遷移図をもとにデッドロックの判定を 行う。



## 【特許請求の範囲】

【請求項1】 複数システムが並行動作する場合に発生し うる、システムが相互に信号待ちの状態になって動作し なくなるデッドロック現象の発生の可能性の有無を検証 する仕様検証システムにおいて、上記複数システムが動 作するプロセスで発生する事象を上記複数システムが共 有する共通処理・動作である共有事象に基づいて、シス テムの動作系列で直前に発生する共有事象にまとめてグ ループ化し、グループ化された事象をそのグループを代 表する共有事象によって名付けられた一つの事象とみな 10 してデッドロックの有無の判定を行うことを特徴とする 仕様検証方式。

【請求項2】 複数システムが並行動作する場合に発生し うる、システムが相互に信号待ちの状態になって動作し なくなるデッドロック現象の発生の可能性の有無を検証 する仕様検証システムにおいて、上記複数システムが動 作するプロセスで発生する事象を上記複数システムが共 有する共通処理・動作である共有事象に基づいて、シス テムの動作系列で直前に発生する共有事象にまとめてグ ループ化し、グループ化された事象をそのグループを代 20 表する共有事象によって名付けられた一つの事象とみな して、検証結果を説明するための状態遷移図として、状 態遷移図における遷移を、事象のグループを代表する共 有事象によりラベル付けしたものを用いることを特徴と する仕様検証方式。

【請求項3】 あらかじめ用意された仕様部品を組み合わ せて、複数のシステムが並行動作するシステムを構築す る設計支援システムにおいて、用意する部品の挙動を入 出力変数と内部変数の区別なく記述することができ、デ ッドロックの検証を行うことを特徴とする仕様検証方 zt.

【請求項4】 あらかじめ用意された仕様部品を組み合わ せて、複数のシステムが並行動作するシステムを構築す る設計支援システムにおいて、用意する部品の挙動を入 出力変数と内部変数の区別なく記述し、デッドロックの 検証を行うことを特徴とする仕様検証方式。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は仕様検証方式に関す 3.

#### [00021

【従来の技術】従来技術の解説は、添付した解説記事に\*

また、数1から数5までに用いられている記号と図2中 に記述されている"操作指示", "運転状況判定結果"

8, pp736-741)。プロセス代数を用いた仕様 は、本解説記事の(1)式のように並列動作を論理的に 厳密に定義するためのプロセス代数の仕様記述言語 (こ の例ではプロセス代数の一つであるCCSが用いられて いる。)で記述され、これを図2のような遷移グラフに 展開して、デッドロックのチェック等の検証を行う。こ れを、図2の原子力や火力等のプラントの運転支援・監 視を行うシステムを仕様部品を用いて構築する際の、デ ッドロックの有無の判定を例にとって説明する (ここで は、仕様をプログラムも含めた広い意味で考える)。こ こで、デッドロックとは、二つのサブシステムが相互に 信号待ちの状態になって、動作しなくなることを指す。 【0003】構築するプラント運転支援・監視システム は、図2に示すように、プラントからの制御信号を受け 取り、センサ信号を処理してマンマシンインターフェー スに操作指示やセンサ値などの情報を含んだ表示データ を送るものである。最終的には運転回はマンマシンイン ターフェースからセンサ信号や運転操作の指示を受け取 ることになる。ここでは、このマンマシンインターフェ ースの部分は除外した部分をプラント運転支援・監視シ ステムと呼ぶことにする。以下の三つのプログラム部品 を組み合わせてプラント運転支援・監視システムを機能 する場合を考える。 (1) センサからの信号と、他のブ ログラム部品から受け取った操作指示のデータを加工し て表示データとし、マンマシンインターフェースに送る とともに、前処理したセンサ信号を他のプログラム部品

\*まとめられている(情報処理学会誌 Vol. 35 No.

に送る運転支援・監視情報制御部のプログラム部品。 (2) 前処理されたセンサ信号を用いて運転状況を判定 30 する運転状況判定部品、(3)運転状況判定結果を受け 取って対応する操作指示を出す対応操作推論部品。これ ら三つのプログラム部品の仕様は列処理システムを記述 するのにもっとも一般的な記述方法の一つであるCSP の記法により記述されている。それらを数1、数2、数 3に示す。これらは各々上記(1), (2), (3)の部品に 対応する。また、数4は、プログラム部品(2)、(3) を組み合わせて作成した状況判定・対応操作決定部に対 応する仕様であり、数5は仕様部品(1), (2), (3)を 組み合わせてできるプラント運転支援・監視システムの 40 仕様である。

[0004]

... (数3)

… (数4)

... (数5)

す。例えば、数1のプロセスPは、運転支援・監視情報 制御部のプログラム部品が実行するプロセスを示す。た などのデータの授受を示す事象との対応関係を図3に示 50 だし、ここでは、簡単のため、各プロセス同士のデータ

· 信号の投受は同時に起き共有事象をなすとしている。 プロセスPは、センサから受け取った信号を加工して前 処理済みのセンサ信号を発生し (事象 a) 、表示データ を発生し(事象 d)、操作指示を受け取り(事象 b)、 再びその内容を加工して、表示データを発生し(事象 d)、次にセンサから受け取った信号を3回続けて加工 して発生し(事象a)、これを繰り返すプログラム部品 である。同様に、数2のプログラム部品は運転状況判定 部のプログラム部品で、前処理されたセンサ信号を受け 取り(事象 a)、これを用いて運転状況判定し、運転状 10 す。このような分解も通常の構文解析技術により可能で 況判定結果を発信する(事象c)。以上の処理を繰り返 すプログラム部品である。また、数3のプログラム部品 は、対応操作推論部に相当し、運転状況判定結果を受け 取り(事象c)、これに基づいて推論を実行して操作指 示を発信する(事象b)。これを繰り返すプロセスであ る。これらの仕様は事象の発生する順序を規定したもの であり、データの内容には触れていない。以上三つのプ ロセスはこれ以上分解できないプロセスで核プロセスと 呼ばれる。これに対して、合成プロセスとはこれらの核 プロセスを並列に動かすプロセスである。例えば、数4 のプロセスは、核プロセスQと核プロセスRとを事象c を共有事象として並列動作する合成プロセスである。こ こで共有事象とは、二つのプロセスで同時に発生しなけ ればならないプロセスである。今の例では、はじめに、 プロセスQで事象"a"が発生し、次に事象"c"が発 生したらプロセスRでも同時に事象"c"が発生すると 規定したものである。この合成プロセスSは図2の状況 判定・対応操作部の動作を表わすプロセスであり、前処 理済みセンサ信号を受け取ったら、運転状況を判定し、 それに基づいて操作指示を決めて出力するサブシステム 30 である。一方、数5は数1から数3までのプログラム部 品を合成して図2の運転支援・監視システム全体を実現 することを意図した合成プロセスTで、(a)前処理済 みのセンサ信号を発生して(事象 "a"), そのデータ を加工して(2)表示信号データとして発信し(事象 "d")、一方、その信号から運転状況を判定して対応 操作を決め(事象"b")、対応操作を表示用に加工し て出力し(事象 "c")、そのあと、前処理済み信号を 3回発生する(事象"a")。以上の処理を繰り返すプ ロセスである。

【0005】このように部品の組み合わせだけで作成し た制御プログラムが、システム全体を思いどうりに制御 できるかどうかをチェックするには、従来、個々の部品 の状態遷移図をボトムアップに合成して全体の状態遷移 図を作成することで行われてきた。例えば、デッドロッ クの発生がないことは、システム設計の重要な用件であ る。従来のデッドロック解析の方法を説明するために、 数5で表わされるプロセスTがデッドロックするかどう かを判定する従来方法を説明する。図4は、デッドロッ

Step 3-1では、通常の字句解析技術により、数1から 数5までの式を入力し、デッドロックの解析対象のプロ セスがプロセスT(数5)であることを指定する。次に 入力された式を構文解析し、核プロセスにトップダウン に分解する。トップダウンに分解するとは、プロレス が、すでに説明した並列結合の演算子 [ ]… | ] などで 二つのプロセスから合成されたものであれば、個々のプ ロセスに分解することを指す。また、核プロセスとは、 このような方法で、これ以上分解できないプロセスを指 ある。分解した結果できるプロセスの構造図を図5に示 す。プロセスの構造図を木構造をしており、木の葉にあ たるものが核プロセスで、この場合、プロセスP,Q, Rがそれに当たる。図中の木のノードに記述したのはサ ブツリーから合成された合成プロセスである。このよう な木構造のデータ構造はC. Lisp など一般の高級言語 で実現可能であるので以後の説明は、木構造のレベルで の記述にとどめる。次にStep 3 - 3 で核プロセスの状態 遷移図を作成する。図6は核プロセスP、Q、R各々の 20 状態遷移図を示した。状態遷移図の状態を区別するため に適当な名称 (P1, P2, …など) をつけている。出 発点の状態のない矢印の行き先になっている状態は初期 状態である。プロセスP、Q、Rの初期状態はそれぞ れ、PO、QO、ROである。また、矢印の上に書かれ た文字列はその文字列の事象を発生して、状態が遷移す ることを示す。たとえば、核プロセスPでは、初期状態 P Oの次に、事象 a を発生して状態 P 1 となる。このよ うな状態遷移図と等価なデータ構造、オペレーションも 一般の高級言語で容易に実現できる。次に、Step 3-4 で各、核プロセスの状態遷移図をプロセスの合成図に基 づいてボトムアップに順次作成する。図7に合成プロセ スの状態遷移図を作成する手順を示す。これを、図5の なかで、核プロセスQとRから、共通事象をcとする合 成プロセスQ [ |c| ] Rを作成する例によって説明す る。合成結果の状態遷移図は図8である。まず、Step 6 - 1 では合成もとのプロセスの初期状態の組を合成プロ セスでの初期状態とする。これが、図8の左端の状態 (Q0, R0) に相当する。この状態がStep6-2で状 態の待ち行列の先頭におかれ、次のStep6-3で取り出 40 され、(Qt, Rt) = (Q0, R0) と置かれる。次 にStep 6 - 4で、Q 0 からの共通事象 c 以外の遷移は a によるものがあり、この遷移 (a, ε) によって、新た な状態 (Q1. R0) が生成される。ここで、 $\epsilon$ は何も 事象が発生しないことを示し、ROにとっては、aが発 生しても関係なく、もとの状態R0のままであることを 示す。遷移を起こす事象はこのように、事象の組になっ ているが、これも事象aによる遷移と見なす。プロセス の構造によっては、事象の組のいれ子はいくらでも深く なる。QOからの共通事象c以外の遷移はこれだけであ クを判定するための機略処理手順を示している。図中の 50 り、この状態が待ち行列に追加される。一方、プロセス

R 0 からの共有事象 c 以外の遷移はない。次にStep 6 -5 で、共有事象 c による遷移がQ 0, R 0 で共通におき るかどうか調べると、ROからの遷移はあるが、QOか らの遷移はない。したがって、Step 6-6で新たに追加 される状態はない。また、すでに(a, ε)による遷移が 見つかっているので状態(Q0,R0)はデッドロック 状態ではない。次にStep 6 - 7 で待ち行列を見ると、先 頭に(Q1,R0)が入っている。そこで、Step 6 - 4 で、この(Q1, R0)を待ち行列から取り出しStep 6 - 4 を実行すると、共有事象以外の遷移は状態Q1. R 10 0ともないので、遷移は発生しない。次にStep 6-5を 実行すると、共有事象 c により、Q1は状態Q0に、R 0の状態はR1に遷移するので、事象(c, c)による 新たな状態(Q0, R1)への遷移を状態遷移図に書き 込み、状態の待ち行列に(Q0,R1)を追加する。次 にStep 6 - 6 を実行しても、すでに(Q0, R1)から の遷移は見つかっているので (Q0、R1) はデッドロ ック状態ではない。次にStep 6-7を実行すると、状態 の待ち行列に、新たにできた状態(Q0.R1)があ る。そこで、Step6-3で、状態(Q0, R1)を取り 20 と、抽象化された仕様部品は、内部変数 dを無視したブ 出す。次にStep6-4で、Q0からの共有事象以外によ る遷移をさがすと、aによる遷移ができる。そこで、こ の事象 (a, ε) により生成する状態 (Q1, R1) は まだ状態遷移図中にないので、状態の待ち行列に追加す る。一方、R1からの共有事象以外による状態の遷移と して、bによる状態遷系がある。この事象 (ε, b) に よる状態遷移により生成する状態(Q0, R0)は、す でに状態遷移図中に存在するので矢印を状態遷系図中に 書き込むだけでよい。Step 6-5では共有事象による遷 移は見つからない。すでに遷移先が見つかっているので 30 デッドロックは生じない。

【0006】この段階でStep6-7の判定を行うと、待 ち行列には新たにできた状態 (Q1, R1) があるので 空でない。そこで、Step 6-3で状態(Q1, R1)が 取り出される。次にStep6-4でQ1からの共有事象以 外による遷移はないが、R1からの非共有事象とによる 遷移がある。ただし、(e, b)によって生成する状態 (Q1, R0) はすでに状態遷移図中にあるので、矢印 をつけるだけでよい。次にStep 6 - 5 で共有事象による 遷移はない。Step 6 - 6 で状態(Q1, R1)からの遷 40 移はすでに見つかっているのでデッドロック状態ではな い。次にStep 6-7で、状態の待ち行列は空なので合成 プロセスの生成は終了する。

【0007】同様にして、プロセスPとプロセスQ [ |c| ] Rのa, bを共有事象とする合成プロセスの 状態遷移図を作成した結果が図9である。これで、図4 のStep 3-4の対象となるプロセスの状態遷移図が完成 した。状態遷移図の中で、\*印の着いた状態(P6, (Q1. R1)) は、次の状態に遷移することのできない デッドロック状態である。次にStep3-5で、状態遷移 50

図中にデッドロック状態があるかどうかを判断する。こ の場合は、状態遷移図中にデッドロック状態があるので デッドロックありと判定される。

#### [0008]

【発明が解決しようとする課題】従来技術では、生じる 事象の数が多くなるにつれ、最終的にできる状態遷移図 中の状態数が指数関数的に増大し、その結果、デッドロ ックの判定のために状態遷移図を作成する際に要する計 算量も指数関数的に増大する。このため、大規模な問題 でデッドロックの判定を行うのは困難であった。また、 検証結果を人間が確認する際に、状態遷移図を見ても状 態数が多すぎて確認することが困難であるという問題が あった。このような問題があるため、従来技術では仕様 部品を、あらかじめ入出力変数を指定し、他の変数は内 部変数として仕様に現われないようにし、部品の動作自 体は、入出力変数のタイミングや値の関係として、より 抽象的な記述をする必要があった。これにより、部品を 組み合わせる時の検証における計算量を減らしていた。 例えば、数1で、入出力変数をa. bだけと限定する ロセスP'=a->b->a->a->a->P'と記 述され、これを用いると検証はより簡単なものになる。

が限定的なものになる。 【0009】本発明の目的は、仕様部品の動作を入出力 変数と内部変数の区別なく記述することにより、仕様部 品の品揃えを容易化するとともに、デッドロックに要す る計算量を減らし、検証結果を人間が確認することを容 易にすることにある。

しかし、この従来手法では、仕様部品が利用できる範囲

#### [0010]

【課題を解決するための手段】上記目的は、プロセスの 構造図を作成する際に非共有事象を直前に発生する共有 事象によってグループ化する処理手段、およびグループ 化された事象を一つの共有事象とみなして状態遷移図の 作成およびデッドロックのチェックを行う処理手段によ り達成される。

## [0011]

【発明の実施の形態】以下、図1を用いて本発明の一実 施例を説明する。プロセスP「la, bl](O

[ |c| ] R) のデッドロックを判定する場合を例にと って説明する。図1はプロセスのデットロックを本登明 の手順によって判定する手順を示しており、従来技術に よる方法を示した図4と対応するものである。本手法に よる検証を前提としているため、用意する仕様部品は数 1~数3にあるように入出力変数と内部変数をあらかじ め区別なくプロセス代数CSPにより記述しておくこと ができる。Step 1-1では、デッドロックの解析の対象 となる式 (今の場合P [ |a, b| ] (Q [ |c| ] R)) が入力される。

【0012】次にStep1-2で入力したプロセスの式を

構文解析し、共有事象に事象をグループ化しながら各プ ロセスに分解する。図10はこの機文解析の結果生成1. た構文木を示す。この手順は以下のようになる。まず、 共有事象を格納するリストLを空リストに初期化する。 次に、もとのプロセスをプロセスPとプロセス (Q

[ |c| ] R) に分解する。その際、共有事象"a"と "b"を共有事象のリストLに追加する。その結果、L = [ "a", "b"] となる。次に分解された各プロセ スが、核プロセスかどうか判定する。プロセスPは、核 ロセスに書き直す。その結果、プロセスPはP=a-> b - > a - > d - > P b 6, P = a(P1) - > b(P1)->a(P2)->Pに書き変えられる。ここで、a(P 1)共有事象 a のプロセスPにおける1番めの事象グル - ブであることを示す。 a (P1)には事象のリスト

[a]を対応づける。同様にb(P1)は共有事象bのブ ロセスPにおける2番めの事象グループであることを示 し、事象のリスト [b] を対応づける。 a(P2)は共有 事象aのプロセスPにおける2番めの事象グループであ ることを示し、a(P2)には事象のリスト [a, d] を 20 で用意することができる。 対応づける。一方、プロセスQ [ |c| ] Rは核プロセ スでないので、さらに分解を続ける。まず、この合成プ ロセスの共有事象 "c" を共有事象のリストLに追加し その結果L=["c", "a", "b"]となる。分解 されたプロセスQとRは核プロセスなので、Pの場合と 同様の方法で書き直される。その結果、Q=a(Q1)ー > c(Q1) -> Q,  $R = c(R1) -> b(R2) -> R \ge$ なる。次に、Step1-3で、プロセスの構文木中の核ブ ロセスの状態遷移図を作る。この方法は従来例と同じ で、図11のようになる。次に図1のStep1-4でもと 30 のプロセスの状態遷移図を図10のプロセス構造図の核 プロセスの状態遷移団からボトムアップに合成していく ことにより作成する。その際、同じ共有事象のグループ に属する事象は、同じ事象と見なす。最初にプロセスO の核プロセスとプロセスRの核プロセスから合成プロセ スQ [ |c| ] Rを作成する。この合成方法も従来方法 と同じであるが、ただし、変数 c(R1)と変数 c(Q1) を同一の共有事象と見なすところが異なる。その結果、 状態遷移図は図12のようになる。同様にして、プロセ スPの状態遷移図とプロセスQ [ ic | ] Rの状態遷移 40 状態遷移の説明図。 図からプロセスP [ |a, b| ] の状態遷移図を作成す ると図13のようになり、状態 (P4', (Q1', R 1´))に到達するとデッドロックが発生することがわか る。この状態はもとの核プロセスでの対応を考えれば、 従来手法による合成プロセスのデッドロック状態 (P 6, (Q1, R1)) に対応する。また、変数の書き換え のオーバーヘッドを無視すれば、デッドロックの判定処

理に要する計算量は、状態遷移図の状態と遷移を示す矢 印の数にほぼ比例すると考えられる。従来手法の状態署 移図では、状態数9、矢印の数は、初期状態への矢印も 含めると、9となる。一方、本発明による状態遷移図1 3では、状態数7,矢印の数も7で計算量が減っている ことがわかる。また、デッドロックの発生をユーザに鋭 明するための図は、従来手法では図9. 本発明では図1 3のようになる。

【0013】これらの説明は、図14に示した装備構成 プロセスであるので、共有事象によりグループ化したプ 10 によって、検証を行うためのCPUとメモリの乗った演 算処理装置と演算処理装置上にプログラムされた表示の ための表示プログラムにより、演算処理装置に接続した 表示装置により表示することができ、状態遷移図の簡単 な本発明の表示の方が理解が容易である。

## [0014]

【発明の効果】本発明によれば、デッドロックの検証に 要する計算量を減らし、また、検証結果をユーザに分か りやすく表示することができる。また、ユーザは品揃え する部品を入出力変数と内部変数の区別なく記述した形

## 【図面の簡単な説明】

【図1】 本発明によるデッドロックのフローチャート。 【図2】運転支援・監視システムのプロック図。

【図3】 プロセスの名称と処理内容との対応関係の説明

【図4】 デッドロックを判定するための概略処理のフロ ーチャート。

【図5】プロセスの構造の説明図。

【図6】核プロセスP、Q、Rの状態遷移の説明図。

【図7】 合成プロセスの状態遷移図作成のフローチャー

【図8】 合成プロセスQ [ | c | ] Rの状態遷移の説明 図。

【図9】合成プロセスP[ |a, b| ](Q [ |c| ] R)の状態遷移の説明図。

【図10】本発明によるプロセス構造の説明図。


【図11】本発明による核プロセスP、Q、Rの状態遷 移の説明図。

【図12】本発明による合成プロセス() [ |c| ] Rの

【図13】本発明の一実施例方法を示すタイミングチャ - h.

【図14】運転・支援システムの装置の説明図。 【符号の説明】

Step 1-1…デッドロック解析対象プロセスの入力、St ep1-3…核プロセスの状態遷移図作成。




【図3】

図 3

| プロセス名称 | 税明                  | 事象の説明                                       |  |
|--------|---------------------|---|--|
| P      | 運転支援・監視情報<br>制御部の動き | a:前処理済みセンサー信号の授受<br>b:操作指示の授受<br>d:表示データの授受 |  |
| 0      | 運転状況判定部の動き          | a: 前処理済みセンサー信号の授受<br>c: 運転状況判定結果の授受         |  |
| R      | 対応操作推論部の<br>動き      | の b:操作指示の授受<br>c:運転状況判定結果の授受                |  |

【図2】

図 2








図4]

## [文]




# [図9]

# 图 9




【図11】




\*はデッドロック状態を表す

[図7]


# 図 7




[図12]



[図14]



[図13]



\*はデッドロック状態をあらわす